cachepc-linux

Fork of AMDESE/linux with modifications for CachePC side-channel attack
git clone https://git.sinitax.com/sinitax/cachepc-linux
Log | Files | Refs | README | LICENSE | sfeed.txt

imx8mm-verdin-nonwifi.dtsi (1369B)

      1// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
      2/*
      3 * Copyright 2022 Toradex
      4 */
      5
      6&gpio3 {
      7	gpio-line-names = "SODIMM_52",
      8			  "SODIMM_54",
      9			  "SODIMM_64",
     10			  "SODIMM_21",
     11			  "SODIMM_206",
     12			  "SODIMM_76",
     13			  "SODIMM_56",
     14			  "SODIMM_58",
     15			  "SODIMM_60",
     16			  "SODIMM_62",
     17			  "SODIMM_162",
     18			  "SODIMM_164",
     19			  "SODIMM_166",
     20			  "SODIMM_168",
     21			  "SODIMM_66",
     22			  "SODIMM_17",
     23			  "",
     24			  "SODIMM_156",
     25			  "SODIMM_160",
     26			  "SODIMM_244",
     27			  "",
     28			  "SODIMM_48",
     29			  "SODIMM_44",
     30			  "SODIMM_42",
     31			  "SODIMM_46";
     32};
     33
     34&gpio4 {
     35	gpio-line-names = "SODIMM_102",
     36			  "SODIMM_90",
     37			  "SODIMM_92",
     38			  "SODIMM_94",
     39			  "SODIMM_96",
     40			  "SODIMM_100",
     41			  "SODIMM_148",
     42			  "SODIMM_152",
     43			  "SODIMM_154",
     44			  "SODIMM_174",
     45			  "SODIMM_120",
     46			  "SODIMM_104",
     47			  "SODIMM_106",
     48			  "SODIMM_108",
     49			  "SODIMM_112",
     50			  "SODIMM_114",
     51			  "SODIMM_116",
     52			  "SODIMM_150",
     53			  "SODIMM_118",
     54			  "",
     55			  "SODIMM_88",
     56			  "SODIMM_149",
     57			  "SODIMM_147",
     58			  "SODIMM_36",
     59			  "SODIMM_32",
     60			  "SODIMM_30",
     61			  "SODIMM_34",
     62			  "SODIMM_38",
     63			  "SODIMM_252",
     64			  "SODIMM_133",
     65			  "SODIMM_135",
     66			  "SODIMM_129";
     67};
     68
     69&usdhc3 {
     70	bus-width = <4>;
     71	pinctrl-names = "default", "state_100mhz", "state_200mhz";
     72	pinctrl-0 = <&pinctrl_usdhc3>;
     73	pinctrl-1 = <&pinctrl_usdhc3_100mhz>;
     74	pinctrl-2 = <&pinctrl_usdhc3_200mhz>;
     75};