cachepc-linux

Fork of AMDESE/linux with modifications for CachePC side-channel attack
git clone https://git.sinitax.com/sinitax/cachepc-linux
Log | Files | Refs | README | LICENSE | sfeed.txt

tegra234-gpio.h (2091B)


      1/* SPDX-License-Identifier: GPL-2.0 */
      2/* Copyright (c) 2020, NVIDIA CORPORATION. All rights reserved. */
      3
      4/*
      5 * This header provides constants for binding nvidia,tegra234-gpio*.
      6 *
      7 * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below
      8 * provide names for this.
      9 *
     10 * The second cell contains standard flag values specified in gpio.h.
     11 */
     12
     13#ifndef _DT_BINDINGS_GPIO_TEGRA234_GPIO_H
     14#define _DT_BINDINGS_GPIO_TEGRA234_GPIO_H
     15
     16#include <dt-bindings/gpio/gpio.h>
     17
     18/* GPIOs implemented by main GPIO controller */
     19#define TEGRA234_MAIN_GPIO_PORT_A   0
     20#define TEGRA234_MAIN_GPIO_PORT_B   1
     21#define TEGRA234_MAIN_GPIO_PORT_C   2
     22#define TEGRA234_MAIN_GPIO_PORT_D   3
     23#define TEGRA234_MAIN_GPIO_PORT_E   4
     24#define TEGRA234_MAIN_GPIO_PORT_F   5
     25#define TEGRA234_MAIN_GPIO_PORT_G   6
     26#define TEGRA234_MAIN_GPIO_PORT_H   7
     27#define TEGRA234_MAIN_GPIO_PORT_I   8
     28#define TEGRA234_MAIN_GPIO_PORT_J   9
     29#define TEGRA234_MAIN_GPIO_PORT_K  10
     30#define TEGRA234_MAIN_GPIO_PORT_L  11
     31#define TEGRA234_MAIN_GPIO_PORT_M  12
     32#define TEGRA234_MAIN_GPIO_PORT_N  13
     33#define TEGRA234_MAIN_GPIO_PORT_P  14
     34#define TEGRA234_MAIN_GPIO_PORT_Q  15
     35#define TEGRA234_MAIN_GPIO_PORT_R  16
     36#define TEGRA234_MAIN_GPIO_PORT_S  17
     37#define TEGRA234_MAIN_GPIO_PORT_T  18
     38#define TEGRA234_MAIN_GPIO_PORT_U  19
     39#define TEGRA234_MAIN_GPIO_PORT_V  20
     40#define TEGRA234_MAIN_GPIO_PORT_X  21
     41#define TEGRA234_MAIN_GPIO_PORT_Y  22
     42#define TEGRA234_MAIN_GPIO_PORT_Z  23
     43#define TEGRA234_MAIN_GPIO_PORT_AC 24
     44#define TEGRA234_MAIN_GPIO_PORT_AD 25
     45#define TEGRA234_MAIN_GPIO_PORT_AE 26
     46#define TEGRA234_MAIN_GPIO_PORT_AF 27
     47#define TEGRA234_MAIN_GPIO_PORT_AG 28
     48
     49#define TEGRA234_MAIN_GPIO(port, offset) \
     50	((TEGRA234_MAIN_GPIO_PORT_##port * 8) + offset)
     51
     52/* GPIOs implemented by AON GPIO controller */
     53#define TEGRA234_AON_GPIO_PORT_AA 0
     54#define TEGRA234_AON_GPIO_PORT_BB 1
     55#define TEGRA234_AON_GPIO_PORT_CC 2
     56#define TEGRA234_AON_GPIO_PORT_DD 3
     57#define TEGRA234_AON_GPIO_PORT_EE 4
     58#define TEGRA234_AON_GPIO_PORT_GG 5
     59
     60#define TEGRA234_AON_GPIO(port, offset) \
     61	((TEGRA234_AON_GPIO_PORT_##port * 8) + offset)
     62
     63#endif